- AutorIn
- Dipl.-Inf. Martin Zabel
- Titel
- Effiziente Mehrkernarchitektur für eingebettete Java-Bytecode-Prozessoren
- Zitierfähige Url:
- https://nbn-resolving.org/urn:nbn:de:bsz:14-qucosa-84156
- Datum der Einreichung
- 26.07.2011
- Datum der Verteidigung
- 16.12.2011
- Abstract (DE)
- Die Java-Plattform bietet viele Vorteile für die schnelle Entwicklung komplexer Software. Für die Ausführung des Java-Bytecodes auf eingebetteten Systemen eignen sich insbesondere Java-(Bytecode)-Prozessoren, die den Java-Bytecode als nativen Befehlssatz unterstützen. Die vorliegende Arbeit untersucht detailliert die Gestaltung einer Mehrkernarchitektur für Java-Prozessoren zur effizienten Nutzung der auf Thread-Ebene ohnehin vorhandenen Parallelität eines Java-Programms. Für die Funktionalitäts- und Leistungsbewertung eines Prototyps wird eine eigene Trace-Architektur eingesetzt. Es wird eine hohe Leistungssteigerung bei nur geringem zusätzlichem Hardwareaufwand erzielt sowie eine höhere Leistung als bekannte alternative Ansätze erreicht.
- Freie Schlagwörter (DE)
- Java-Bytecode-Prozessor, Mehrkernprozessor, Eingebettetes System
- Freie Schlagwörter (EN)
- Java-Bytecode-Processor, Multi-Core, Embedded System
- Klassifikation (DDC)
- 004
- Klassifikation (RVK)
- ST 153, ST 170
- Normschlagwörter (GND)
- Mehrkernprozessor, Java, Byte-Code, Eingebettetes System
- GutachterIn
- Prof. Dr.-Ing. habil. Rainer G. Spallek
- Prof. Dr.-Ing. habil. Djamshid Tavangarian
- BetreuerIn
- Prof. Dr.-Ing. habil. Rainer G. Spallek
- Den akademischen Grad verleihende / prüfende Institution
- Technische Universität Dresden, Dresden
- URN Qucosa
- urn:nbn:de:bsz:14-qucosa-84156
- Veröffentlichungsdatum Qucosa
- 21.02.2012
- Dokumenttyp
- Dissertation
- Sprache des Dokumentes
- Deutsch
- Lizenz / Rechtehinweis