The dynamic behavior of power semiconductor devices with decreasing area-specic on resistances is more and more inf uenced by parasitic characteristics of packages and PCBs. These parasitic characteristics can increase the switching times of power semiconductors andhence reduce the efficiency of power electronic circuits. Furthermore, during commutation the reliability of circuits can be compromised by parasitic oscillations with temporarily increasing amplitudes. Optimized parasitic characteristics of packages and PCBs are thereforenecessary. This applies in particular, if fast power semiconductors are used. Using the example of a one quadrant buck converter topology with a high voltage power MOSFET and a SiC Schottky diode, in this work a methodology is developed that enables the predictionof parasitic oscillations with temporarily increasing amplitudes during commutation and the improvement of the stability of commutation cells. Thereto, suitable circuit models of the power semiconductors and the semiconductor's environment are required. Large-signal models of power MOSFETs and Schottky diodes are deduced for the relevant operating conditions. The combination of curve tracer and short circuit measurements allows the static parameterization of the MOSFET model for the regarded operating range. It is shown that the MOSFET's capacitances can be determined from dynamic measurements. Compared to capacitances measured in accordance with DIN ICE 747, the dynamic capacitances result in an improved conformity of simulations and measurements. The parasitic characteristics of the PCB and packages are modeled with coupling capacitances and effective resistances and inductances. The parameterization of the model is based on quasi-static field simulations of the 3D models of the PCB and packages. The derived behavioral models of the power semiconductors and the electrical interconnections of the PCB and packages are combined with simple models of the DC voltage link, the driver and the load circuit to the model of the buck converter topology. The comparison of measured and simulated switching characteristics approves the proposed buck converter model and the determined parameterization. For the relevant operating points of the buck converter topology, small-signal equivalent circuit models are deduced. It is shown that the stability analysis of the small-signal models enables the prediction of parasitic oscillations with temporarily increasing oscillations during commutation. From the stability analysis of the small-signal models with different parameterizations, measures for an improved stability of the commutation cell are concluded. Design iterations and development costs can be saved with the presented methodology.
Das dynamische Verhalten von Leistungshalbleitern mit immer kleineren flächenspezifischen Einschaltwiderständen wird stärker durch die parasitären Eigenschaften von Gehäusen und Leiterplatten beeinflusst. So können die Parasiten die Schaltzeiten der Halbleiter erhöhen und damit die Effizienz von leistungselektronischen Schaltungen verringern. Außerdem kann die Zuverlässigkeit von Schaltungen während der Kommutierung durch parasitäre Schwingungen mit zwischenzeitlich steigenden Amplituden beeinträchtigt werden. Insbesondere bei Verwendung von schnellen Leistungshalbleitern ist deshalb die Optimierung der parasitären Eigenschaften von Gehäusen und Leiterplatten notwendig. Am Beispiel eines Tiefsetzstellers mit einem Hochvolt-Leistungs-MOSFET und einer SiC Schottky-Diode wird in dieser Arbeit eine Methodik entwickelt, die die Vorhersage von parasitären Schwingungen mit zwischenzeitlich steigenden Amplituden während der Kommutierung und die Stabilitätsoptimierung von Kommutierungszellen ermöglicht. Dafür werden geeignete Modelle der Leistungshalbleiter und der Halbleiterumgebung benötigt. Verhaltensmodelle von Leistungs-MOSFETs und Schottky-Dioden werden für die relevanten Betriebsbedingungen abgeleitet. Die Kombination von Curve-Tracer- und Kurzschlussmessungen ermöglicht die statische Parametrierung des MOSFET-Models für den betrachteten Betriebsbereich. Es wird gezeigt, dass die Kapazitäten des MOSFET-Models aus dynamischen Messungen extrahiert werden können und dass diese Kapazitäten zu einer besseren Übereinstimmung von Messungen und Simulationen führen als die Kapazitäten, die entsprechend der DIN IEC 747 gemessen wurden. Die parasitären Eigenschaften von Gehäusen und Leiterplatten werden mit Koppelkapazitäten und effektiven Widerständen und Induktivitäten modelliert. Mit Hilfe der Finite-Elemente- und der Randelemente-Methode werden die Modellparameter bestimmt. Die entwickelten Verhaltensmodelle der Halbleiter und der elektrischen Verbindungen sowie einfache Modelle des Zwischen-, Treiber- und Lastkreises werden zum Modell des Tiefsetzstellers zusammengefügt. Das Modell kann mit den gemessenen bzw. berechneten Kennlinienfeldern und Parametern das Schaltverhalten des MOSFETs nachbilden. Für die relevanten Arbeitspunkte des Tiefsetzstellers werden Kleinsignalersatzschaltbilder ermittelt. Es wird gezeigt, dass die Stabilitätsanalyse der Kleinsignalersatzschaltbilder die Vorhersage von parasitären Schwingungen mit zwischenzeitlich steigenden Amplituden während der Kommutierung ermöglicht. Maßnahmen zur Stabilitätsoptimierung der Kommutierungszelle werden aus den Ergebnissen der Stabilitätsanalyse von verschiedenen Parametrierungen abgeleitet. Designiterationen und Entwicklungskosten können so reduziert werden.
Auch im Buchhandel erhältlich:
Analysis of Parasitic Oscillations in Commutation Cells with High Voltage Power MOSFETs / Vera van Treek
Ilmenau : ISLE 2014. - xiii, 237 S.
ISBN 978-3-938843-79-6