- Titel
- Dresdner Arbeitstagung Schaltungs- und Systementwurf
- Untertitel
- 8.-9. Mai 2007
- Alternativtitel
- DASS'2007
- Zitierfähige Url:
- https://nbn-resolving.org/urn:nbn:de:swb:ch1-200700815
- Schriftenreihe
- Wissenschaftliche Schriftenreihe EINGEBETTETE, SELBSTORGANISIERENDE SYSTEME
- Bandnummer
- Band 5
- ISBN
- 978-3-940046-28-4
- Abstract (DE)
- Die jedes Frühjahr stattfindende »Dresdner Arbeitstagung Schaltungs- und Systementwurf« wird traditionell vom Fraunhofer-Institut für Integrierte Schaltungen, Institutsteil Entwurfsautomatisierung (EAS) und vom Sächsischen Arbeitskreis Informationstechnik des VDE Bezirksvereins Dresden ausgerichtet. Die Arbeitstagung hat bereits eine über 30-jährige Tradition und wird von Wissenschaftlern aus Forschungsinstituten und Ingenieuren aus der Industrie für einen regen fachlichen Austausch genutzt. Gegenstand der Tagung sind aktuelle Ergebnisse und neue Erkenntnisse aus Forschung und Entwicklung sowie Erfahrungsberichte und Problemdiskussionen auf dem Gebiet des Entwurfs analoger, digitaler und hybrider Systeme. Das Tagungsprogramm bietet den Teilnehmern wieder interessante Beiträge über neue Lösungen zum Entwurf komplexer Schaltungen und Systeme, die auch Themen wie Rekonfigurierbarkeit, Architekturen, Performance, Hardware-Software, Test und Optimierung behandeln. Begleitend zur Tagung wird von der Firma Mentor Graphics ein Workshop zum Thema »Advanced Verification Methodology« angeboten. Hier werden an einem Beispiel die Vorteile der zukünftigen Design Verifikation mit System Verilog und Assertions erläutert. Der vorliegende Tagungsband enthält die Langfassungen der Beiträge, für deren Form und Inhalt die Autoren verantwortlich sind. Als Veranstalter bedanken wir uns bei den Autoren für die Bereitstellung dieser Beiträge, die als Grundlage für die fachlichen Diskussionen dienen, und bei den Teilnehmern für ihr Interesse an unserer Arbeitstagung.
- Freie Schlagwörter (DE)
- Architektur, Aufsatzsammlung, Entwurf analoger Systeme, Entwurf digitaler Systeme, Entwurf hybrider Systeme, Hardware-Software-Design, Optimierung, Performance, Rekonfigurierbarkeit, Test
- Klassifikation (DDC)
- 004
- 500
- Normschlagwörter (GND)
- Informatik, Schaltungsentwurf, Systementwurf, Technische Informatik
- HerausgeberIn
- Prof. Dr. Wolfram Hardt
- Herausgeber (Institution)
- Technische Universität Chemnitz, Fakultät für Informatik, Professur Technische Informatik
- Fraunhofer-Institut für Integrierte Schaltungen, Institutsteil Entwurfsautomatisierung
- Verlag
- TUDpress, Dresden
- Version / Begutachtungsstatus
- publizierte Version / Verlagsversion
- URN Qucosa
- urn:nbn:de:swb:ch1-200700815
- Veröffentlichungsdatum Qucosa
- 11.06.2007
- Dokumenttyp
- Konferenzband
- Sprache des Dokumentes
- Deutsch
- Abbildung komplexer, pulsierender, neuronaler Netzwerke auf spezielle Neuronale VLSI Hardware
- Analyse von Corner Cases und funktionaler Abdeckung auf Basis von Entscheidungsdiagrammen
- Analyse von Test-Pattern für SoC Multiprozessortest und -debugging mittels Test Access Port (JTAG)
- Entwurf eines Systems zur Positionsbestimmung auf Basis von Entfernungsmessungen zu Referenzpunkten
- Ethernet-basierte dynamisch partielle Rekonfiguration in Netzwerken
- Fehlerhärtung und Fehlertoleranz für Flip-Flops und Scan-Path-Elemente
- Fehlerinjektionstechniken in SystemC-Beschreibungen mit Gate- und Switch-Level Verhalten
- Graphentheoretischer Ansatz zur Initialdimensionierung analoger Schaltungen
- Hardware/Software Co-Verification Using the SystemVerilog DPI
- Implementation von Architekturkonzepten für HW-Agentensysteme
- Interconnection Optimization for Dataflow Architectures
- Kompatibilitätsanalyse dynamischen Verhaltens von integrierten Automobil-Steuergeräten
- Kostenmodellierung mit SystemC/System-AMS
- Modellierung eines wafer-scale Systems für pulsgekoppelte neuronale Netze
- Möglichkeiten und Grebzen der automatischen SBST Generierung für einfache Prozessoren - Fallstudie des Testprozessors T5016tp
- Offset-Simulation of Comparators
- Rekonfigurierbare DSP-Datenpfaderweiterungen für energieeffiziente, eingebettete Prozessorkerne
- SHAP-Secure Hardware Agent Platform
- SYMPAD - A Class Library for Processing Parallel Algorithm Specifications
- Simulation and Analysis of Analog Circuit and PCM (Process Control Monitor) Test Structures in Circuit Design
- Zeitbeschränkte Ablaufplanung mit Neuronalen Netzen für Geclusterte VLIW-Prozessoren