- AutorIn
- Klaus Hering
- Reiner Haupt
- Thomas Villmann
- Titel
- Cone-basierte, hierarchische Modellpartitionierung zur parallelen compilergesteuerten Logiksimulation beim VLSI-Design
- Zitierfähige Url:
- https://nbn-resolving.org/urn:nbn:de:bsz:15-qucosa2-344989
- Erschienen in
- Report / Institut für Informatik
- Bandnummer
- 1995,13
- Erstveröffentlichung
- 1995
- Abstract (DE)
- Eine wichtige Form der Verifkation von komplette Prozessorstrukturen umfassenden VLSI-Entwürfen stellt die funktionelle Logiksimulation auf Gatter- und Register-Ebene dar. Im Kontext der Entwicklung eines parallelen Logiksimulationssystems auf Basis des nach dem clock-cycle-Algorithmus arbeitenden funktionellen Simulators TEXSIM (IBM) ist die der parallelen Simulation vorangehende Modellpartitionierung Gegenstand der Betrachtung. Ausgehend von einem strukturellen Hardware-Modell wird auf der Basis des Cone-Begriffs ein zweistufiger hierarchischer Partitionierungsansatz im Rahmen einer k-stufigen Strategie vorgestellt. Dieser Ansatz gibt Untersuchungen zur Kombination von Algorithmen Raum. Ein Superpositionsprinzip für Partitionen gestattet die Verschmelzung der Resultate von Partitionierungsverfahren einer Hierarchiestufe. Mit dem Backward-Cone-Concentration-Algorithmus (n-BCC) und dem Minimum-Overlap-Cone-Cluster-Algorithmus (MOCC) werden im Rahmen unseres bottom-up-Partitionierungsansatzes zwei neue Modellpartitionierungsverfahren eingeführt.
- Freie Schlagwörter (DE)
- Logiksimulation, Logiksimulationssystem, VLSI-Design
- Klassifikation (DDC)
- 004
- Publizierende Institution
- Universität Leipzig, Leipzig
- Version / Begutachtungsstatus
- publizierte Version / Verlagsversion
- URN Qucosa
- urn:nbn:de:bsz:15-qucosa2-344989
- Veröffentlichungsdatum Qucosa
- 11.07.2019
- Dokumenttyp
- Buch
- Sprache des Dokumentes
- Deutsch